fout=fclk/4         输出信号每周期采样点数为4；
在标准信号中每隔△B＝2n/4个样点取出一个点作输出信号样点
图2.2是对应的采样图

图2.2
fout=fclk/8  输出信号每周期采样点数为8；
在标准信号中每隔△B＝2n/8个样点取出一个点作输出信号样点
图1.3是对应的采样图

 图2.3
fout＝fclk/32个样点取出一个点作输出信号样点
图2.4是对应的采样图

图2.4
可见此时输出信号与理想的信号已经相当接近，也就是说几乎没有倍频分量了
fout＝Pfclk/Q        输出信号每周期采样点数为Q/P ＝》△B＝p2n/Q
即在标准信号中每隔△B ＝p2n/Q个样点取出一个点作输出信号样点
其中Q＝2m，fout＝Pfclk/Q＝》P=Qfout/fclk＝》△B=P/2m-n=Q fout/ fclk/2m-n
而fclk/Q为频率输出精度，为硬件实现方便，取为fclk/Q＝1Hz，则有：
P＝fout ；△B＝fout/2m-n＝》Bi＝Bo＋i*△B= Bo+i* fout/2m-n
i* fout/2m-n用硬件实现相当好处理，为此设立了累加器使Acc＝i* fout,则Acc的高n位就是i* fout/2m-n
当要求一定输出信号失真时，设输出信号一周起至少采样点数位2l即2n/△B＝Q/P＝fclk/ fout≧2l＝》fout≦fclk/2l
由以上分析，得到硬件实现
fout 用（m－l）bit保存，作为Acc的增量
Acc用m bit保存3  直接数字式频率合成器的基础
 直接数字式频率合成器就是英文DDS的中文翻译，除了知道DDS信号处理
方面的理论演算知识，还必须清楚的理解DDS的硬件构成原理。所以在本次毕设里我也着重描述了自己对DDS硬件知识的理解，下面描述的也是硬件的可行性。
3.1直接数字式频率合成器基本原理与结构
 直接数字式频率合成器（DDS）是将先进的数字处理理论与方法引入频率合成的一项新技术。DDS就是把一系列数字量形式的信号通过数/模转换器转换成模拟量形式的信号。
 DDS有两种基本合成方式。一种合成方式是根据正弦函数关系式，按照一定的时间间隔，利用计算机进行数字递推关系计算，求解瞬时时正弦函数幅值并实时地送入数/模转换器，从而合成出所要求频率的正弦波信号。这种合成方式具有电路简单，成本低，合成信号频率的分辨率很高等优点；但是由于受到计算机速度的限制，合成信号频率较低，一般在几kHz左右。另一种合成方式是用硬件电路取代计算机的软件运算过程，即利用高速存储器将正弦波的M个样品存在其中，然后以查表的方式按均匀的速率把这些样品输入到高速数/模转换器，变换成所设定频率的正弦波信号。这种合成方式由于采用告诉存储器产生正弦波幅值数据，因此合成频率可以做得很高，目前已达到数百MHz。这就是目前使用最广泛的一种DDS频率合成方式。
 对于一个周期的连续正弦信号，可以沿其相位轴方向，以等量的相位间隔对其进行相位幅值采样，得到一个周期的正弦波信号的离散相位幅值序列。然后，根据合成波形的精度要求，采用接近的整数值表示其相应的幅值序列，即对模拟幅值进行量化。量化后的幅值采用相应的二进制数据进行编码。这样，就把一个周期的正弦波连续信号转换成一系列离散的二进制表示的数据量，，然后通过一定的方法固化在只读存储器中。每个存储单元地址的地址就是相位取样地址，存储单元的内容既是已经量化的正弦函数功能表。只要输入相位地址，就可以立即得到对应的正弦波幅值数据，从而取代了计算机对正弦函数关系的递推运算。由于只读存储器的工作精度很高，所以合成信号频率也就可以做得很高。因此，高速只读正弦波波形存储器是目前DDS频率合成得核心单元。
 DDS基本结构框图如图1.1所示。DDS由相位累加器，正弦查询表，数/模转换器（DAC）和低通滤波器(LPF)组成。图中的参考时钟是一个稳定的晶体振荡器，用它来同步整个合成器的各个组成部分。相位累加器类似于一个简单的计数器，在每个时钟输入时，它的输出就增加一个步长的相位增量值。相位累加器把频率控制器FSW的数据通过相位抽样来确定输出频率的大小。相位增量的大小随外部指令FSW的不同而不同，一旦给定了相位增量，输出频率也就确定了。图中的正弦查询表是一个可编程只读存储器（PROM），存有一个或多个完整周期的正弦波数据。在时钟fc驱动下，地址计数器逐步经过PROM的地址，地址中相应的数字信号输出到N位数/模转换器的输入端，由DAC转换成模拟信号。当用这样的数据寻址时，正弦查询表就把存储在相位累加器中的抽样值转换成正弦波幅度的数字量函数。数/模转换器把数字量变成模拟量，低通滤波器进一步平滑并滤掉外带杂散信号，得到所需的正弦波波形。
 
 
 
 
 
 图3.1
 DD

首页 上一页 1 2 3 4 5 6 7 下一页 尾页 2/19/19