1．主要特性：
(1) 8031 CPU与MCS-51兼容
(2)4K字节可编程FLASH存储器(寿命：1000写/擦循环)
(3) 全静态工作：0Hz-24KHz
(4) 三级程序存储器保密锁定
(5) 128*8位内部RAM
(6) 32条可编程I/O线
(7) 两个16位定时器/计数器
(8) 6个中断源
(9) 可编程串行通道
(10) 低功耗的闲置和掉电模式
(11) 片内振荡器和时钟电路

2．管脚说明：
 VCC：供电电压。
 GND：接地。
 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0 口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部必须被拉高。
 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
 P3口也可作为AT89C51的一些特殊功能口，如下表所示：
口管脚 备选功能 
P3.0 RXD （串行输入口） 
P3.1 TXD （串行输出口） 
P3.2/INT0 （外部中断0） 
P3.3/INT1 （外部中断1） 
P3.4 T0 （记时器0外部输入） 
P3.5 T1 （记时器1外部输入） 
P3.6/WR （外部数据存储器写选通） 
P3.7/RD （外部数据存储器读选通） 
表5-1  P3口特殊功能
 P3口同时为闪烁编程和编程校验接收一些控制信号。
 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
   /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
   /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
   XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。
   XTAL2：来自反向振荡器的输出。

3．振荡器特性：

    XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。

4．芯片擦除：

    整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。
此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。
 
(二) 基站部分

 系统的基站单元采用PHILIPS公司生产的MFRC500。 芯片MFRC500是应用于13.56 MHz非接触式通信中高集成读卡器IC系列中的一员。该读卡IC利用先进的调制和解调概念，完全集成了13.56 MHz下所有类型的被动非接触式通信方式和协议。MFRC500能够支持ISO14443A所有的层。其内部的发送器部分不需要增加有源电路就能够直接驱动近操作距离的天线(可达100 mm)；MFRC500的接收器部分提供有一个坚固而有效的解调和解码电路，可用于ISO14443兼容的应答器信号；数字部分则用于处理ISO14443A帧和错误检测(奇偶&CRC)。此外，它还支持快速CRYPTO1加密算法，以用于验证Mifare系列产品。其方便的并行接口可直接连接到任何8位微处理器上，这样就给读卡器和终端的设计提供了极大的灵活性。
 
  MFRC500采用SO32封装的管脚配置如图5-2所示
 
                  

首页 上一页 1 2 3 4 5 6 7 下一页 尾页 4/8/8