关于FPGA学习以及SOPC/IA联合实验室维护的实习报告
 一．FPGA设计学习
    FPGA（现场可编程门阵列）是一种大规模可编程逻辑器件，它的体系结构和逻辑单元灵活、集成度高以及适用范围宽, 并且设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。   自1985年第一片现场可编程逻辑器件（FPGA）问世至今，FPGA已经历了二十年的发展历史。在这二十年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200门，发展到现在的几百万门，器件的集成度提高到一个新的水平。尤其是最近几年，FPGA的主要厂商Altera、Xilinx等不断更新优化产品架构和生产工艺，不断降低FPGA的功耗和系统成本，推出了很多高性能低价位的解决方案，将市场从传统的高端通信扩展到汽车和消费类电子产品。与此同时，FPGA也出现了一些不同的发展方向和趋势。    FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：
1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I／O引脚。
4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
   可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
   FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。
 实习设计我们采用的是Altera的Cyclone EP6Q240C8开发板，它具有5,980个逻辑单元，92,160个比特的嵌入RAM， 两个锁相环（PLL），185个用户I/O管脚，可使用Altera的Nios软核和丰富的IP库，快速实现完整的可编程单芯片系统（SOPC）。
   这次学习过程我和另外几个同学做了一些小的数字逻辑电路（LED显示、数字频率计、电子琴、电梯、出租车计费器等），前端设计步骤如下： 1. 设计输入（Design Entry）    Summit公司的VisualHDL、Mentor公司的Renoir、Aldec公司的ActiveHDL。均支持图文 混合的层次化设计。三者都提供PC版本，VisualHDL还有工作站版本。图形输入包括状态图、真值表、流程图、方框图等。其中流程图输入方法是Renoir独有的。文本输入包括VHDL和Verilog，上述工具都而且同时支持两种语言。Renoir支持HDL2GRAPH，即从VHDL/Verilog语言模块转换到图形。这一特性有助于分析已有HDL的语言结构。ActiveHDL提供HDL语法高亮显示、自动产生文本结构、自动格式化文本等非常有益的文本编辑浏览特性。Renoir和VisualHDL甚至不提供最基本的HDL语法高亮显示。 

首页 上一页 1 2 下一页 尾页 1/2/2

以上为本篇毕业论文范文关于FPGA学习以及SOPC/IA联合实验室维护的实习报告(一)的介绍部分。

本论文在电子通信论文栏目，由论文网(www.zjwd.net)整理,更多论文,请点论文范文查找

相关论文